Résumé :  Cette étude porte sur la conception sûre de systèmes automatisésde production (SAP). Nous nous focalisons principalement sur un sous ensemble temps réel des SAP: ceux où les contraintes temporelles doivent être strictement respectées et où le contrôle est prédominant. Notre approche repose sur des modèles synchrones: le modèle synchrone fort des langages ESTEREL, LUSTRE ou SIGNAL et le modèle synchrone faible (retard unité de communication). Cette dualité synchrone fort/synchrone faible est intimement liée aux notions de communications locales/distantes. Cette dichotomie dans les modèles assure un comportement déterministe au système réparti tant d'un point de vue logique que temporel. Cette approche introduit un biais dans le comportement en regard de son équivalent centralisé. Cependant, nous donnons un sens à ce type de comportement en introduisant une nouvelle notion d'équivalence. La validation a priori de contraintes temporelles est un des objectifs de notre étude. Cette validation est rendue possible par l'approche synchrone privilégiée, s'appuyant sur un temps global (horloge synchronisée). La vérification des contraintes repose sur la technique des `` observateurs ''. Les modèles sous-jacents permettent d'établir unlien simple entre temps physique et temps logique. Nous avons développé la plate-forme R-PORTS (Rapid Prototyping Of Real-Time Systems) chargée d'automatiser la répartition du contrôle d'un SAP sur une architecture cible donnée, communiquant via réseaux de terrain industriels. Dans nos travaux, R-PORTS est dédiée au `` couple '' CAN/VAN. Une couche Middleware a été développée afin de donner le caractère synchrone à ces bus. Cette couche d'interface entre le processus d'application et le profil de communication intègre également des politiques de tolérance aux pannes. Le concept de sensibilité booléenne que nous introduisons permet de caractériser l'impact d'un signal d'entrée erroné sur l'évolution du système.