Marie-Agnès PERALDI-FRATI - Enseignements
Marie-Agnès PERALDI-FRATI 

COURS

Cours Réseau LPSIL ADMIN - IUT Nice Sophia Antipolis
  • Cours 1 Généralités_OSI_Materiel PDF
  • Cours 2 Couche 2 Physique, Ethernet, CSMA/CD VLANs PDF
  • Cours 3 Couche 3 Réseau, IP, Adressage IP, Routage, ARP PDF
  • Cours 4 Couche 3 Routage NAT PDF
  • Cours 5 Couche 4-7 TCP, Applications PDF
TP Réseau LPSIL ADMIN - IUT Nice Sophia Antipolis
  • Présentation Packet Tracer PDF
  • TP1 Adresse Mac, Wireshark, Former un réseau avec Packet Tracer ZIP
  • TP2 Réseau local- Ethernet Commutation VLAN ZIP
  • TP3 ARP-CIDR-IP DOC
  • TP4 Routage , Routage Inter VLANs DOC
  • TP5 Couche 4-7, TCP Application ZIP
Cours Algorithmique et Programmation - DUT Informatique IUT de Nice Sophia Antipolis
  • Cours 1-2 Structures Algorithmiques de Base PDF
  • Cours 3 Intro Langage C, Types, Tableaux - Opérateurs PDF
  • Cours 4 Entrée/Sortie, Structures de contrôle PDF
  • Cours 5 Algorithmes Recherche, Tri, Fusion PDF
  • Cours 6 Sous-Algorithmes Fonctions Procédures PDF
  • Cours 7 Arithmétique des pointeurs PDF
  • Cours 8 Pointeurs, Matrices, Chaines PDF
  • Cours 9 Structures de données, Allocation Dynamique
  • Cours 10 Fichiers
  • Cours 11 Récursivité
  • Cours 12 Piles,
  • Cours 13 Files
  • Cours 14 Listes
TD & TP Algorithmique et Programmation - DUT Informatique IUT de Nice Sophia Antipolis
  • Séance 1 Variables, Entrée Sortie TD1 TP1 CodeTP1
  • Séance 2 Opérateurs Structures de contrôle TD2 TP2
  • Séance 3 Algorithmes Recherche, Tri, Fusion TD3 TP3
  • Séance 4-5 Fonctions, Procédures, Passage de paramètres TD4-5
  • Séance 6-7 Arithmétique des pointeurs TD6-7
  • Séance 6 Pointeurs, Matrices, Chaines
  • Séance 7 Structures de données, Alocation Dynamique
  • Séance 8 Fichiers
  • Séance 9 Récursivité
  • Séance 10 Piles, Files, Listes
  • Séance 11 Piles, Files, Listes
  • Séance 12 Piles, Files, Listes
Cours UML Temps- Réel - MASTER 2 Télécoms et Systèmes Microélectroniques- UFR Sciences - UNS Nice Sophia Antipolis
  • Cours 1 Introduction à UML PDF
  • Cours 2 UML OCL, Structures Composites PDF PDF
  • Cours 3 Diagrammes d'Interactions PDF
  • Cours 4 State Machines PDF1 PDF2
  • Cours 5 Diagrammes d'Activités PDF
  • Cours 6 Profiles PDF
  • Cours 7 Profile SysML PDF
  • Cours 8 Profile Temps Réel MARTE PDF
TD UML Temps- Réel - MASTER 2 Télécoms et Systèmes Microélectroniques- UFR Sciences - UNS Nice Sophia Antipolis Cours Systèmes Embarqués Distribués et Réseaux Temps Réel - MASTER 2 STIC Recherche, Spécialité Systèmes Embarqués- UNS Nice Sophia Antipolis
  • Cours 1: Evolutions in real-time architecture PDF
  • Cours 2: Realtime communication standards PDF
  • Cours 3: Industrial networks CAN / VAN PDF
  • Cours 4: Embedded network TTP PDF
  • Cours 5 Automates Temporisés PDF
Cours Réseaux Embarqués - LICENCE Pro. Info. Embarquée et Réseaux sans fil - UNS Nice Sophia Antipolis Cours Systèmes Réactifs et Programmation Synchrone - LICENCE Pro. Info. Embarquée et Réseaux sans fil - UNS Nice Sophia Antipolis
  • Cours Systèmes Réactifs et Programmation Synchrone Cours
  • TD1 Programmation ESTEREL TD1
  • TD2 Implantation de programmes ESTEREL TD2
  • TD3 Programmation SYNCCHARTS TD3
  • TD4 Machine d'exécution de programmes synchrones TD4
  • TD5 Projet Programmation synchrone TD5
  • TD6 Vérification Formelle de programmes synchrones TD6
Cours Programmation Temps-réel - LICENCE Pro. Info. Embarquée et Réseaux sans fil - UNS Nice Sophia Antipolis
  • Cours Problématique et Programmation des Systèmes Temps-Réel Cours
  • Automates d’état fini TD1
  • Entrées/Sorties , Interruptions, Horloge temps-réel TD2
  • Programmation microcontrôleur TD3
Cours Architecture des ordinateurs - IUT Informatique - UNS Nice Sophia Antipolis
  • Module Architecture des ordinateurs 1 Partie 1/2 Cours 1-5
  • Module Architecture des ordinateurs 1 Noyau Multitâches Partie 2/2 Cours 6
  • Module Architecture des ordinateurs 2 Partie 2/2 Cours 1-6
  • Architecture matérielle d'un ordinateur TD1
  • Algèbre de Boole - Circuits combinatoires TD2
  • Synthèse de Circuits Séquentiels TD3
  • Représentation de l'information et Mémoires TP1
  • Notion de Registres TP2
  • Modes d'adressage TP3
  • Macro assembleur TP4
  • Programmation assembleur TP5
  • Appel de procédures TP6
  • Passage de paramètres - Registre - Pile TP7
  • Méchanismes d'interruption TP8-9
  • Liaison série TP10-11
  • Machine de Mealy TP12
  • Noyau multitâche TP13
  • Communication entre tâches - Boites aux lettres - TP14
  • Partage du temps- Gestion des ressources - Sémaphores - TP15
  • Synchronisation par événements TP16


Laboratoire d'Informatique, Signaux et Systèmes de Sophia-Antipolis - UNSA - CNRS
2000, route des Lucioles - Les Algorithmes - bât. Euclide B - BP 121 - 06903 Sophia Antipolis Cedex - France
Tél. +33 4 92 94 27 01 - Fax : +33 4 92 94 28 98 - www.i3s.unice.fr